| ... | ... | @@ -4,4 +4,4 @@ Le 28/02/2022 (de 15h05 à 16h40): |
|
|
|
- Nous avons complété le schéma de l'ARC_UP à deux. Une bonne partie de la leçon a aussi été consacrée à la compréhension du séquenceur ainsi que des mux/operandes.
|
|
|
|
|
|
|
|
Le 07/03/2022 (de 15h05 à 16h40):
|
|
|
|
- Nous avons analysé le cahier des charges de l'ARC_UC afin de dessiner un schéma global avec les entrées et sorties de chaque blocs afin de mieux visualiser quel bloc(RAM, ROM, etc..) est interconnecté entre eux. Le schéma n'est pas encore terminé. |
|
|
\ No newline at end of file |
|
|
|
- Nous avons analysé le cahier des charges de l'ARC_UC afin de dessiner un schéma global avec les entrées et sorties de chaque blocs afin de mieux visualiser quel bloc(RAM, ROM, etc..) est interconnecté entre eux. Le schéma n'est pas encore terminé. _(Un schéma de l'ARC_UP effectué la semaine dernière est disponible dans les onglets à droite sous le nom de "Arc_uP")_ |
|
|
\ No newline at end of file |
