Update JT Luca Di Cosola authored by Di Cosola Luca's avatar Di Cosola Luca
...@@ -42,3 +42,6 @@ Ps: Petite erreur dans le port map du mux, à régler la semaine prochaine. ...@@ -42,3 +42,6 @@ Ps: Petite erreur dans le port map du mux, à régler la semaine prochaine.
Le 09.05.2022 (de 15h05 à 16h40); Le 09.05.2022 (de 15h05 à 16h40);
- Mise en commun des blocs top arc_uc et arc_up (voir dernier commit [ici](https://gitlab-etu.ing.he-arc.ch/alexandr.maquet/vhdl-arc_uc/-/tree/dev)) - Mise en commun des blocs top arc_uc et arc_up (voir dernier commit [ici](https://gitlab-etu.ing.he-arc.ch/alexandr.maquet/vhdl-arc_uc/-/tree/dev))
- Début de la description VHDL du program counter - Début de la description VHDL du program counter
Le 16.05.2022 (de 15h05 à 16h40);
- Code pour les composants: pc, ir, ccr et accu. (push sur le git dev)
\ No newline at end of file