- [15h05 - 16h40] Création des fichiers et première partie de la réalisation de l'entité et du port map de arc_uc
## Lundi 09.05.2022
- [15h05 - 16h40] Finalisation de la réalisation de l'entité et du port map. Résolution de problèmes de fusion avec Git. Début de la réalisation de la description VHDL du bloc _output_
