- [15h05 - 16h40] Réalisation de la description VHDL des blocs _output_, _input_, _ram_. début de la réalisation de la description VHDL des blocs _rom_ et _mux_.
- [15h05 - 16h40] Réalisation de la description VHDL des blocs _output_, _input_, _ram_. début de la réalisation de la description VHDL des blocs _rom_ et _mux_.
## Mardi 24.05.2022
## Mardi 24.05.2022
- [12h00 - 15h00] Réalisation de la description VHDL des blocs _mux_ et _décodeur d'adresse_. Correction d'un problème avec _cs_out_ et d'un autre avec Git
- [12h00 - 15h00] Réalisation de la description VHDL des blocs _mux_ et _décodeur d'adresse_. Correction d'un problème avec _cs_out_ et d'un autre avec Git
\ No newline at end of file
## Jeudi 26.05.2022
- [13h00 - 15h00] Modification d'un clock, de la ram et de la rom
