- [15h05 - 16h40] Finalisation de la réalisation de l'entité et du port map. Résolution de problèmes de fusion avec Git. Début de la réalisation de la description VHDL du bloc _output_
## Lundi 16.05.2022
- [15h05 - 16h40] Réalisation de la description VHDL des blocs _output_, _input_, _ram_. début de la réalisation de la description VHDL des blocs _rom_ et _mux_.
