| ... | ... | @@ -6,8 +6,14 @@ |
|
|
|
|
|
|
|
- [15h05 - 16h40] Analyse de la partie microcontrôleur du cahier des charges et début du schéma-bloc général du microcontrôleur afin d'avoir une vue d'ensemble des connexions entre les différents composants.
|
|
|
|
|
|
|
|
_Le schéma-bloc du microprocesseur réalisé la semaine passée est disponible sur le wiki [à cette adresse](https://gitlab-etu.ing.he-arc.ch/alexandr.maquet/vhdl-arc_uc/-/wikis/Arc_uP)_
|
|
|
|
|
|
|
|
## Lundi 14.03.2022
|
|
|
|
|
|
|
|
- [15h05 - 16h40] Finalisation des deux schémas blocs. Analyse et début du graphe d'états
|
|
|
|
|
|
|
|
## Lundi 21.03.2022
|
|
|
|
|
|
|
|
- [15h05 - 16h40] Finalisation du graphe d'états, mise à jour de l'image du microcontrôleur sur le wiki Git et attribution d'identifiants binaires à chaque opcodes
|
|
|
|
|
|
|
|
|
|
|
|
_Le schéma-bloc du microcontrôleur est disponible sur le wiki [à cette adresse](https://gitlab-etu.ing.he-arc.ch/alexandr.maquet/vhdl-arc_uc/-/wikis/Arc_uC)_
|
|
|
|
|
