- [15h05 - 16h40] Prise de connaissances des éléments à corriger dans la table de vérités et le schéma-bloc et correction desdits éléments. Création du projet Vivado et synchronisation du projet avec Git.
- [15h05 - 16h40] Prise de connaissances des éléments à corriger dans la table de vérités et le schéma-bloc et correction desdits éléments. Création du projet Vivado et synchronisation du projet avec Git.
## Lundi 25.04.2022
- [15h05 - 16h40] Ajout des noms des signaux sur le schéma bloc. Résolution de problèmes de synchronisation avec git. Mise à jour du gitignore. Démarrage du projet en VHDL
